```
DIALOG(R) File 351: Derwent WPI
(c) 2006 Thomson Derwent. All rts. reserv.
```

010504255 **Image available**
WPI Acc No: 1996-001206/199601
XRPX Acc No: N96-001012

Multiple output current mirror for IC - detects base current of each of three mirror transistors to reproduce base current on collector of cascade transistor to which each mirror transistor is associated Patent Assignee: SGS THOMSON MICROELTRN PTE LTD (SGSA); SGS THOMSON

MICROELTRN SA (SGSA)

Inventor: LOH G H; SANTI M; HENG L G

Number of Countries: 020 Number of Patents: 006

Patent Family:

Patent No	Kind	Date	App	licat No	Kind	Date	Week	
EP 684537	A1	19951129	ΕP	94410039	Α	19940527	199601	В
JP 8051322	A	19960220	JP	95123625	Α	19950523	199617	
SG 24134	A1	19960210	SG	95509	Α	19950525	199632	
US 5627732	Α	19970506	US	95448803	Α	19950524	199724	
EP 684537	В1	20010816	EP	94410039	Α	19940527	200147	
DE 69427961	E	20010920	DE	627961	Α	19940527	200163	
			ΕP	94410039	Α	19940527		

Priority Applications (No Type Date): EP 94410039 A 19940527 Cited Patents: 01Jnl.Ref; EP 596653; FR 2255760; US 4503381 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 684537 A1 E 11 G05F-003/26

Designated States (Regional): AT BE CH DE DK ES FR GB GR IE IT LI LU MC NL PT SE

 JP 8051322
 A
 9 H03F-003/343

 SG 24134
 A1
 G05F-003/26

 US 5627732
 A
 13 G05F-003/02

 EP 684537
 B1 E
 G05F-003/26

Designated States (Regional): DE FR GB IT

DE 69427961 E G05F-003/26 Based on patent EP 684537

Abstract (Basic): EP 684537 A

The mirror has three mirror connected PNP transistors (T1,T2,T3) whose bases are connected to a first node (A). Three cascade connected transistors (T4,T5,T6) are each associated to one of the mirror transistors. There is a current input (Iin) corresponding to the collector of the first cascade transistor. Mirror outputs (Io2, Io2) correspond to the collectors of the other two cascade transistors whose bases are connected to a second node (B).

A current generator (3) provides a biasing current for a transistor (T7) by amplifying its input current which originates from the first cascade transistor to whose base it is connected. The emitter of the biasing transistor is connected to node A. The generator comprises two mirror connected NPN transistors (T9,T10).

ADVANTAGE - Has unity mirror ratio which is stable for varying input current.

Dwg.6/7

Title Terms: MULTIPLE; OUTPUT; CURRENT; MIRROR; IC; DETECT; BASE; CURRENT; THREE; MIRROR; TRANSISTOR; REPRODUCE; BASE; CURRENT; COLLECT; CASCADE; TRANSISTOR; MIRROR; TRANSISTOR; ASSOCIATE

Derwent Class: U13; U24

International Patent Class (Main): G05F-003/02; G05F-003/26; H03F-003/343

International Patent Class (Additional): G05F-003/28

File Segment: EPI

?

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-51322

(43)公開日 平成8年(1996)2月20日

(51) Int.Cl.6

識別記号 广内整理番号

FΙ

技術表示箇所

H 0 3 F 3/343

A 8943-5 J

G 0 5 F 3/26

4237 – 5H

審査請求 有 請求項の数7 OL (全 9 頁)

(21)出願番号

特願平7-123625

(22)出願日

平成7年(1995)5月23日

(31)優先権主張番号 94410039:5

(32)優先日

1994年5月27日

(33)優先権主張国

フランス (FR)

(71)出願人 593209954

エスジーエスートムソン マイクロエレクトロニクス ピーティーイー リミテッド SGS-THOMSON MICROEL ECTRONICS PTE LTD. シンガポール共和国, シンガポール 2056, アン モ キオ インダストリアル パーク ツー 28

(72)発明者 ジー・ヘン・ロー

シンガポール共和国、シンガポール 1954、フローレンス・ロード、66・シー

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 多出力カレントミラー

(57)【要約】

【目的】 入力電流が変化しても安定した、優れたミラー比を有する多出力カレントミラーを提供する。

【構成】 多出カカレントミラーは、ベースが第1のノードに接続された少なくとも3つのミラー接続されたPNPトランジスタ、および少なくとも3つのカスコード接続されたトランジスタを含み、各カスコードトランジスタは1つのミラートランジスタに関連し、電流入力は第1のカスコードトランジスタのコレクタに対応し、ミラー出力はその他2つのカスコードトランジスタのコレクタに対応する。カレントミラーはさらに、各ミラートランジスタのベース電流を検出するためおよび各ミラートランジスタが関連づけられるカスコードトランジスタのコレクタにベース電流を再発生するための手段を含む。



【特許請求の範囲】

【請求項1】 多出力カレントミラーであって、 ベースが第1のノード(A)に接続された、少なくとも 3つのミラー接続された PNPトランジスタ (T1

3 つのミラー接続された、PNPトランジスタ(T1、 T2、T3)と、

少なくとも3つのカスコード接続されたトランジスタ (T4、T5、T6) とを含み、各カスコードトランジスタは1つのミラートランジスタに関連づけられ、さら

第1のカスコードトランジスタ (T4) のコレクタに対 10 に記載の多出カカレントミラー。 応する電流入力 (Iin) と、 【請求項7】 前記手段はNP

その他2つのカスコードトランジスタ(T5、T6)の コレクタに対応するミラー出力(Io1、Io2)とを 含み、

各ミラートランジスタ(T1、T2、T3)のベース電流(Ib1、Ib2、Ib3)を検出するため、および各ミラートランジスタが関連づけられるカスコードトランジスタのコレクタにベース電流を再発生するための手段をさらに含むことを特徴とする、多出力カレントミラー

【請求項2】 前記ベース電流検出手段は、マルチコレクタトランジスタ(T7)を含み、このマルチコレクタトランジスタのエミッタは前記第1のノード(A)に接続され、そのベースは第1のカスコードトランジスタ(T4)のベースとコレクタとに接続され、マルチコレクタトランジスタのコレクタの表面領域間の比は、ミラートランジスタのエミッタの表面領域間の比に対応することを特徴とする、請求項1に記載の多出力カレントミラー。

【請求項3】 ミラートランジスタ(T1、T2、T3)のエミッタの表面領域間の比は、それらが関連づけられるカスコードトランジスタ(T4、T5、T6)のエミッタの表面領域間の比と同一であることを特徴とする、請求項1または2に記載の多出力カレントミラー。

【請求項4】 前記ペース電流再発生手段は、電流発生器(3)を含み、その1つの入力は、第1のミラートランジスタ(T1)のペース電流に等しい電流を受取り、その1つの出力は、出力電流(Io1、Io2)を与えるカスコードトランジスタ(T5、T6)のペースの相互接続に対応する第2のノード(B)から電流を引き、前記電流発生器の電流利得は、出力ミラートランジスタ(T2、T3)の表面領域の総和と入力ミラートランジスタ(T1)のエミッタの表面領域との間の比よりも大きいことを特徴とする、請求項1ないし3のいずれかに記載の、多出力カレントミラー。

【請求項5】 電流発生器 (3) は2つのNPNトランジスタ (T9、T10) を含み、そのペースは第1のトランジスタ (T9) のコレクタに接続され、そのエミッタは接地され、第1のトランジスタ (T9) のコレクタは、第1のミラートランジスタ (T1) のペース電流の 50

値を与えるマルチコレクタトランジスタ (T7) の第1 のコレクタに接続され、第2のトランジスタ (T10) のコレクタは、出力電流 (Io1, Io2) を与えるカスコードトランジスタ (T5, T6) のベースの接続の第2のノード (B) に接続されることを特徴とする、請

【請求項6】 ミラートランジスタ(T1、T2、T3)のコレクタエミッタ電圧を同じ値に設定するための手段をさらに含むことを特徴とする、請求項4または5に記載の多出力カレントミラー。

求項3および4に記載の多出力カレントミラー。

【請求項7】 前記手段はNPNトランジスタ (T8) を含み、そのコレクタは電圧電源 (Vcc) に接続され、そのペースはミラートランジスタ (T1、T2、T3) のペースの第1のノード (A) に接続され、そのエミッタは出力カスコードトランジスタ (T5、T6) のペースの第2のノード (B) に接続されることを特徴とする、請求項6に記載の多出力カレントミラー。

【発明の詳細な説明】

[0001]

② 【発明の分野】この発明は、多出力カレントミラーに関する。このようなカレントミラーは一般的にモノリシック集積回路において、たとえば能動負荷、電流源、または電流極性インパータとして用いられる。

[0002]

【関連技術の説明】カレントミラーは、少なくとも1つの出力で入力電流を再発生する。この目的において、カレントミラーは、共通のエミッタを有し、そのペースが互いにおよび入力電流を与えるトランジスタのコレクタに接続される、たとえばPNPといったパイポーラトランジスタを用いる。基本的には、同一のチップ上に形成された全く同じトランジスタのエミッタペース電圧Vbeは同一であると考えられる。同一のエミッタ表面を有する2つのトランジスタは、実質的に同一の飽和電流を有するであろう。したがって、トランジスタは共通のエミッタに接続され、相互接続されたペースを有するため、コレクタ電流もまた同一であろう。

【0003】カレントミラーは、様々な動作パラメータにより特徴づけることができ、それらは、

- 1 つの出力で再発生された電流と入力電流との比に対 40 応するミラー比、

- -- 出力インピーダンス、
- -周波数の安定性、
- 一構成するトランジスタの利得の変化への感度、および一定のミラー比に対する電流の動作範囲である。

【0004】多出力カレントミラーに対し、2つのさらなるパラメータが考慮され、それらは、

- ーミラーの2つの出力で再発生される電流間の比に対応 する出力整合比、および
- -出力の数のミラー比に対する効果である。
- 【0005】図1は、2つの出力を有し、共通のエミッ

タを有する3つのPNPトランジスタT1、T2、T3 を含む、基本的なカレントミラーを示す。3つのトラン ジスタのエミッタは、電源電圧Vccに接続される。ト ランジスタのペースは、トランジスタT1のコレクタに 接続されたノードAに接続されている。ミラーの出力で 再発生される入力電流IInは、ノードA、すなわちト ランジスタT1のコレクタから発生し、その出力はトラ ンジスタT1およびT2のコレクタ電流に対応する。

【0006】所与の入力電流 Iinに対し、トランジス タT1のコレクタ電流は、電流 Iinマイナストランジ 10 スタT1、T2およびT3の3つのペース電流に等し い。3つのトランジスタが同じエミッタ表面を有すると 仮定すれば、このことはそのそれぞれのペース電流Ib は同一であることを意味する。そのため、トランジスタ T1のコレクタ電流Ic1は、Ic1=Iin-3Ib である。トランジスタT1のエミッタ電流Ie1は、I e1=Iin-2Ibである。トランジスタT1、T2、T3は、同じベースエミッタ電圧Vbeを有するた め、これらのトランジスタは同じエミッタ電流を有す る。したがって、トランジスタT2、T3のエミッタ電 20 流 I e 2 および I e 3 はまた、 I i n - 2 I b に等し い。トランジスタT2およびT3のコレクタ電流Io1 およびIo2はしたがって、Iin-3Ibに等しい。

【0007】このようなカレントミラーのミラー比はし たがって、各出力に対して同一である。このミラー比は $1-3/\beta$ に等しく、 β はトランジスタの電流利得、す なわちIc/Ibである。最初の概算においてこの比は 一般的に1に等しいと考えられるため、実際のミラー比 は、3/βに等しい"エラー"を示すと考えられる。P NPトランジスタに対しては通常的である、 $\beta = 50$ の 30 場合、この"エラー"は、6%に等しく、ミラー比は 0.94に等しい。

【0008】このような回路は、出力電圧がアーリー効 果のために変化するとき出力に電流の変化を生じさせ る、低出カインピーダンスを表わす。さらに、ミラー比 はノードAにおけるペース電流Ibの数を考慮に入れる ため、トランジスタの数が増加するとき、この比は減少 する。加えて、動作温度に伴いトランジスタの利得が変 化するため、このような回路は狭い電流範囲でしか動作 できない。

【0009】図2は、アーリー効果を制限し、非常に高 い出力インピーダンスを提供するためのカスコード構成 を用いるカレントミラーを示す。この回路はまた、ミラ 一比を向上させる。各ミラートランジスタT1、T2お よびT3は、カスコードPNPトランジスタに関連づけ られる。第1のカスコードトランジスタT4のエミッタ はノードAに接続され、そのコレクタは第2のノードB を構成する。ノードBは、トランジスタT4およびその 他の2つのPNPトランジスタT5とT6とのペース電 流 I bを受取る。トランジスタT6のエミッタは、トラ 50 果は、第1の出力 I o 1 では補償されるが、ミラー比は

ンジスタT3のコレクタに接続される。回路の出力電流 Io1およびIo2は、カスコードトランジスタT5お よびT6のコレクタ電流に対応し、一方入力電流IIn は、第1のカスコードトランジスタT4のコレクタから 発生する。この回路の動作は、図1の回路の動作と同様

【0010】所与の入力電流Iinに対し、トランジス **夕T4のコレクタ電流Ic4は、Iinマイナストラン** ジスタT4、T5、T6の3つのペース電流に等しい。 カスコードトランジスタT4、T5、T6は同じエミッ 夕表面領域を有すると仮定すれば、これらのペース電流 は同一である。したがって、Ic4=Iln-3lbで ある。トランジスタT4のエミッタ電流Ie4は、Ie 4 = I i n - 2 I b である。電流 I e 4 はまた、トラン ジスタT1のコレクタ電流Ic1とトランジスタT1、 T2、T3の3つのペース電流との総和に等しい。

【0011】ミラートランジスタT1、T2、T3のエ ミッタ表面領域が、カスコードトランジスタT4、T 5、T6のエミッタ表面領域と等しいと仮定すれば、各 ペース電流は I b に等しい。したがって、 I c 1 = I e 4-3 I b = I i n -5 I b である。トランジスタT 1 のエミッタ電流 Ie1は、Ie1= Iin-4 Ibであ る。トランジスタT1、T2、T3のエミッタペース電 圧Vbeは等しいため、エミッタ電流も等しい。したが って、トランジスタT2およびT3のエミッタ電流Ie 2およびIe3は、Ie2=Ie3=Ie1=Iin-4 I bである。これらのコレクタ電流 I c は、エミッタ 電流 I e マイナス 1 つのペース電流 I b に対応し、 I i n-5 I bに等しい。これらコレクタ電流 I c 2 および Ic3はそれぞれ、トランジスタT5およびT6のエミ ッタ電流 I e 5 および I e 6 と同一である。トランジス タT5およびT6のコレクタ電流に対応する出力電流 I o1およびIo2は、したがって、Io1=Io2=I in-6 I b である。

【0012】アーリー効果の制限は、ミラートランジス タT1、T2、T3のコレクターエミッタ電圧は、Vb e に等しい同一の値で設定されるという事実のためであ る。したがって、カスコードトランジスタを用いること により、出力Io1およびIo2は、電源電圧Vccお よび負荷の変化に対して感度が低くなり、出力は高イン ピーダンスを有する。しかしながら、上記のように、こ の回路においては、ミラー比は1-6/βであり、すな わち "エラー"は図1の例の2倍になる。図1との関連 で述べたこの点における欠点はしたがって増大する。

【0013】図3は、ウィルソン型カレントミラーを示 す。この回路は図2の回路に対応するが、トランジスタ T1、T2およびT3のペースの接続ノードAは、トラ ンジスタT1のコレクタではなく、トランジスタT2の コレクタに対応する。したがって、ベース電流Ibの効 5

その他の出力に対しては劣る。

【0014】所与の入力電流 Iinに対し、トランジス タT4のコレクタ電流 I c 4は上記のように、この電流 IinマイナストランジスタT4、T5、T6の3つの ベース電流に等しい。これらのベース電流は同一であ b, Ic4=Iin-3Ib, Ie4=Ic4+Ib= Iin-2Ib、およびIe1=Iin-Ibとなる。 トランジスタT1、T2およびT3のペースエミッタ電 圧Vbeは同じであるため、Iin-Ibに等しい同一 のエミッタ電流を有する。これらのコレクタ電流Ic は、そのエミッタ電流Ieマイナスそのベース電流Ib に対応し、Iin-2Ibに等しい。トランジスタT5 のエミッタ電流Ie5は、このコレクタ電流プラストラ ンジスタT1、T2およびT3の3つのベース電流に等 しく、すなわち I i n + I b である。したがって、第1 の出力電流 I o 1 に対応するトランジスタT5のコレク 夕電流は、Iinに等しい。しかしながら、第2の出力 I o 2 の電流に対応するトランジスタT6のコレクタ電 流は、Iin-3Ibに等しい。

【0015】したがって、この回路は、第1の出力で優 20れたミラー比を提供するが、第2の出力では劣ったミラー比を提供する。整合比は $1-3/\beta$ に等しく、満足のいくものではない。

【0016】図4は、整合比を1に等しいものとして維持する一方で、トランジスタの利得 Bのミラー比に与える影響を低減するための、別の回路を示す。この回路は、図3の回路に類似するが、トランジスタT1、T2 およびT3のペースの接続ノードAは、マルチコレクタトランジスタT7のエミッタに対応する。トランジスタT7は、ミラートランジスタT1、T2およびT3のコ 30 レクタ電流を補償することを目的とする。トランジスタT7のペースは、カスコードトランジスタT4、T5およびT6のペースの接続ノードBに接続される。トランジスタT7の2つのコレクタはそれぞれ、トランジスタT5のコレクタおよびトランジスタT6のコレクタに接続される。

【0017】上記のように、所与の入力電流 I i n に対し、I e 1 = I e 2 = I e 3 = I i n - I bが得られる。カスコードトランジスタT5およびT6のコレクタ電流 I c 5 および I c 6は、I c 5 = I c 6 = I i n - 3 I b となる。(トランジスタT7のペース電流 I b 7がトランジスタT1のコレクタ電流 I c 1の値に与える影響は無視されるが、これはこのペース電流は I b に関して二次的なものであり、トランジスタT7はミラートランジスタT1、T2およびT3の3つのペース電流により供給されるという事実のためである。)トランジスタT7のコレクタは同じ表面を有する。したがって、エミッタ電流 I e 7は、コレクタの電流は 1 5 I b である。したかるため、タフレクタの電流は 1 5 I b である。したかる。

ひとがし こののはは ご

【0018】そのため、図4の回路は、整合比を1に等しくしたままで、先の回路に関するミラー比を向上させる。すべての出力に対しミラー比が実質的に1に等しい多出力ミラー電流を得るための別の回路は、図5において示される。

【0019】この回路は、3つのミラートランジスタT 1、T2およびT3ならびに3つのカスコードトランジ 10 スタT4、T5およびT6を含む。この回路はまた、そ れぞれが電流発生器1および2に関連づけられた2つの トランジスタの対T7、T8およびT9、T10を含 む。トランジスタT7およびT9は、NPNトランジス タであり、そのコレクタは電源電圧Vcc k接続され る。そのエミッタは、それぞれ1および2である電流源 の第1の端子に接続され、その他の端子は接地される。 エミッタはまたPNPトランジスタT8およびT10の それぞれのベースに接続される。トランジスタT8およ びT10のコレクタは接地される。そのそれぞれのエミ ッタは、カスコードトランジスタT4、T5、T6およ びミラートランジスタT1、T2、T3のそれぞれのべ ースノードBおよびAに接続される。トランジスタT7 のベースは、トランジスタT4のコレクタに接続され、 トランジスタT9のペースはトランジスタT2のコレク 夕に接続される。

【0021】この結果は、ベース電流 I b 7 および I b 9の、トランジスタT4およびT2のコレクタ電流 I c 4 および I c 2 に対する効果を無視して得られる。したがって、このような回路は、電流 I i n が高いときには適切な特性を有する。しかしながら、広範囲の入力電流に対する正確性は劣る。これは、入力電流が低いときには、ベース電流 I b 7 および I b 9 はもはや無視できないという事実による。この場合、これらのベース電流は、図4のトランジスタT7に対するように、二次的なベース電流ではなく、電流源により提供される電流である。このような欠点は、A C 電流に対し出力電流の変形が生じるように、 I i n が大きな変化にさらされるときには、特に意味を持つ。

【0022】この発明の目的は、1に等しく、入力電流が変化するときにも安定した、優れたミラー比を有する 多出力カレントミラーを提供することである。

=3 I bおよびトランジスタT7のペース電流は無視さ 【0023】この発明のさらなる目的は、たとえ出力のれるため、各コレクタの電流は1.5 I bである。した *50* 数が増加しても、多出力カレントミラーに対して同一の

ミラー比を提供することである。

[0024]

【発明の概要】これらおよびその他の目的を達成するた めに、この発明の1つの例示の実施例において、多出力 カレントミラーを提供し、カレントミラーは、ペースが 第1のノードに接続された少なくとも3つのミラー接続 されたPNPトランジスタと、少なくとも3つのカスコ ード接続されたトランジスタとを含み、各カスコードト ランジスタは1つのミラートランジスタに関連づけら タに対応し、ミラー出力はその他2つのカスコードトラ ンジスタのコレクタに対応し、ミラー電流はさらに、ミ ラー出力端子の各々の出力電流は実質的に入力電流に等 しく、入力電流からは独立しており、ミラー出力端子の 1つのミラー比により乗算されることを確実にするため の手段を含む。

【0025】この発明のさらなる実施例に従えば、ベー ス電流検出手段は、マルチコレクタトランジスタを含 み、このマルチコレクタトランジスタのエミッタは第1 ランジスタのペースおよびコレクタに接続され、マルチ コレクタトランジスタのコレクタの表面領域間の比は、 ミラートランジスタのエミッタの表面領域間の比に対応 する。

【0026】この発明のさらなる実施例に従えば、ミラ ートランジスタのエミッタの表面領域間の比は、関連づ けられたカスコードトランジスタのエミッタの表面領域 間の比に等しい。

【0027】この発明のさらなる実施例に従えば、ベー ス電流再発生手段は、電流発生器を含み、その1つの入 30 力は第1のミラートランジスタのベース電流に等しい電 流を受取り、その1つの出力は、出力電流を提供する力 スコードトランジスタのベースの相互接続に対応する第 2のノードからの電流を引き、電流発生器の電流利得 は、出力ミラートランジスタの表面領域の総和と入力ミ ラートランジスタのエミッタの表面領域との間の比より も髙い。

【0028】この発明のさらなる実施例に従えば、電流 発生器は2つのNPNトランジスタを含み、そのペース は第1のトランジスタのコレクタに接続され、そのエミ *40* ッタは接地され、第1のトランジスタのコレクタは第1 のミラートランジスタのペース電流の値を与えるマルチ コレクタトランジスタの第1のコレクタに接続されてお り、第2のトランジスタのコレクタは出力電流を与える カスコードトランジスタのペースの接続の第2のノード に接続されている。

【0029】この発明のさらなる実施例に従えば、多出 カカレントミラーはさらに、ミラートランジスタのコレ クタエミッタ電圧を同一の値に設定するための手段をさ らに含む。優先的に、前記手段はNPNトランジスタを 50 6 は、同じ値 I D を有する。トランジスタT 4 のエミッ

8

含み、そのコレクタは電圧電源に接続され、そのペース はミラートランジスタのベースの第1のノードに接続さ れ、そのエミッタは出力カスコードトランジスタのペー スの第2のノードに接続される。

【0030】この発明のこれらの目的、特徴、利点その 他は、添付の図面との関連で示される実施例において、 以下より詳細に述べられる。

[0031]

【詳細な説明】図6に示されるカレントミラーは、ミラ れ、電流入力は第1のカスコードトランジスタのコレク 10 一接続されたPNPトランジスタT1、T2、T3、お よびカスコード接続されたPNPトランジスタT4、T 5、T6を含む。トランジスタT1、T2、T3のエミ ッタは、電源電圧Vccに接続され、トランジスタT 1、T2、T3のそれぞれのコレクタは、トランジスタ T4、T5、T6のそれぞれのエミッタに接続される。 トランジスタT1、T2、T3のペースは、第1のノー ドAに接続される。第1のカスコードトランジスタT4 のペースは、そのコレクタに接続される。ミラーの入力 Iinは、トランジスタT4のコレクタに対応する。ト のノードに接続され、そのベースは第1のカスコードト 20 ランジスタT5、T6のベースは、ノードBに接続され る。トランジスタT1ないしT6は、同じエミッタ表面 領域を有する。

> 【0032】マルチコレクタPNPトランジスタT7の エミッタは、ノードAに接続される。トランジスタT7 のペースは、第1のカスコードトランジスタT4のペー スに接続される。マルチコレクタトランジスタT7は、 ミラー出力の数プラス1に等しい数のコレクタを有す る。トランジスタT7の2つのコレクタはそれぞれ、そ れぞれT5およびT6であるカスコードトランジスタの コレクタに接続され、ミラーの出力Io1およびIo2 を形成する。トランジスタT7の第1のコレクタは、パ イアス電流発生器3の入力端子に接続される。発生器3 の出力端子は、ノードBに接続される。ノードBはま た、NPNトランジスタT8のエミッタに接続される。 トランジスタT8のコレクタは、電源電圧Vccに接続 され、そのベースはノードAに接続される。

> 【0033】パイアス電流発生器3は2つのミラー接続 されたNPNトランジスタT9およびT10を含む。ト ランジスタT9のコレクタは、発生器の入力端子、すな わちトランジスタT7の第1のコレクタに接続される。 トランジスタT10のコレクタは、発生器の出力端子、 すなわちノードBに接続される。トランジスタT9およ びT10のエミッタは接地され、一方それぞれのペース はトランジスタT9のコレクタに接続される。

> 【0034】入力電流 I i n に対し、トランジスタ T 4 のコレクタ電流Ic4は、Iin-Ibに等しく、Ib はトランジスタT4のベース電流Ib4である。この例 において、ミラーおよびカスコードトランジスタのペー ス電流 I b 1、 I b 2、 I b 3、 I b 4、 I b 5、 I b

9

夕電流 I e 4 は、そのコレクタ電流とそのペース電流との総和、I i n に等しい。したがって、I c 1 = I e 4 = I i n および I e 1 = I i n + I b である。

【0035】ミラートランジスタT1、T2、T3のベースの相互接続のため、トランジスタT2およびT3のエミッタ電流Ie2、Ie3はまた、Iin+Ibに等しい。コレクタ電流Ic2、Ic3はしたがって、Iinに等しい。トランジスタT5、T6のコレクタ電流は、Iin-Ibに等しい。出力電流Io1およびIo2はしたがって、それぞれ、コレクタ電流Ic5、Ic 106の総和、およびトランジスタT7のコレクタの電流Ib2、Ib3の総和に等しい。ノードAから発生する、トランジスタT7のエミッタ電流Ie7は、3つのベース電流(3Ib)の総和に等しい。したがって、トランジスタT7の各々のコレクタの電流は、もしこれら3つのコレクタが同じ表面領域を有し、Io1=Io2=Iinであれば、Ibに等しい。

【0036】トランジスタT7およびT8のペース電流は、Ib1、Ib2およびIb3に関して無視できるが、これはこれらが常に、Ib1、Ib2およびIb3 20に関して二次的なもの(これらはオーダが2低い)からである。

【0037】この発明の1つの利点(Iinがどんな値であっても、Io1=Io2=Iin)は、電流発生器3とマルチコレクタトランジスタT7とを関連づけることにより得られる。電流発生器3は、トランジスタT4から発生する入力電流を増幅することにより、トランジスタT7にパイアス電流を与える。この電流はミラートランジスタT1、T2、T3のベース電流に比例するため、これは入力電流の値Iin次第である。

【0039】電流発生器3の出力電流は、発生器の電流 利得により乗算されたトランジスタT7の第1のコレク タの電流に等しい。図示されている例においては、この 利得は、トランジスタT9およびT10のエミッタ表面 40領域の比により固定され、たとえば5に等しいものとし て選択される。したがって、トランジスタT8のエミッ タ電流 Ie8は、Ie8=5 Ib-2 Ib=3 Ibであ る。ベース電流は、Ib8=3 $Ib/\beta=3$ Iin/β 2 である。

【0040】上記から導かれる結果として、ベース電流 Ib7および Ib8は常に、たとえ入力電流 Iinの値 が低くとも、Ibに対して無視できる。したがって、この発明に従うカレントミラーは、入力電流が広範囲にわたって変化しても、満足に動作する。トランジスタT8 50

10

は飽和されるべきでないことに注意されたい。この目的 において、電流発生器 3 は、2 I bよりも高い電流を与 える電流利得を有する。言い換えれば、その利得は 2 よ りも大きく、この数字はミラーの出力の数に対応する。

【0041】各ミラートランジスタT1、T2、T3は、同じコレクタエミッタ電圧Vce=Vbeを有する。これは以下のようにして導くことができる。ノードAの電位はVcc-Vbeである。トランジスタT4のベース電位はVcc-2Vbeである。トランジスタT1のコレクタ電位は、Vcc-Vbeである。トランジスタT8を通して、ノードBの電圧はまた、Vcc-2Vbeに等しい。したがって、トランジスタT2、T3のコレクタ電圧は、Vcc-VbeおよびVce2=Vce3=Vbeに等しい。つまり、トランジスタT8により、ミラートランジスタT1、T2、T3のすべてのコレクタエミッタ電圧は、同じ値Vbeに固定される。

【0042】したがって、トランジスタT7が存在するため、トランジスタT8により1つのベースエミッタ電 EVbeの補償が可能となる。このトランジスタはカスコードトランジスタT5、T6のベースに同じパイアス電圧を発生し、この電圧は、Vcc-2Vbeに等しい。

【0043】マルチコレクタトランジスタT7は、ミラートランジスタT1、T2、T3のベース電流を検出する機能を有し、出力トランジスタT5、T6のコレクタで、回路で消費されるベース電流の補償を与える。

【0044】上記の原理は、3つ以上の出力を有するカレントミラーに適用される。この場合、回路は、分岐T2、T5およびT3、T6と類似するさらなる分岐を含み、トランジスタT7のコレクタの数は、電流発生器3の電流利得と同様増加する。

【0045】したがって、この発明は出力の数がいくつであっても、1に等しいミラー比および整合比を有する、多出力カレントミラーを提供する。このミラーの出力は、非常に高いインピーダンスを有し、これらの特徴は、入力電流の値が何であっても維持される。

【0046】図7は、先に開示されたカレントミラーのいくつかの基本的な特徴を示す表である。この表は、各出力に対するミラー比(Io1/IinおよびIo2/Iin)、整合比(Io2/Io1)、高出力インピーダンスの有無を示している。この表はまた、使用されるトランジスタの数、出力の数に伴なうミラー比の変化、および様々な入力電流に対するミラー比の変化を表わす。この最後の特徴は、図5および図6の回路に対してのみ示される。

【0047】表からわかるように、この発明はトランジスタの数を減少させたカレントミラーのすべての特徴を 最適化する。

【0048】ミラートランジスタのペース電流の値を、

関連するカスコードトランジスタのコレクタで再発生することにより、ミラー出力でのペース電流の補償は向上 する

【0049】異なるチップ上に設けられた2つのミラーの選択された特徴の再生性は改良される。実際に、カスコードトランジスタで補償されるベース電流の値は効果的に、ミラートランジスタのベースより発生する。これは、たとえば図5に示される型の回路に対しては得られなかったものである。したがって、1つのチップから別のチップへとトランジスタの利得がもし変化すれば、補 10 償は、トランジスタの利得を組入れる、各ミラートランジスタのペース電流の値で行なわれるだろう。

【0050】単一の電流発生器に関連づけられたマルチコレクタトランジスタを用いることにより、ミラー比を損なうことなく様々な出力での入力電流の再生性が、向上する。

【0051】使用されるトランジスタの数は制限される。この発明に従うミラーの構造により、再生性および信頼性のすべての特徴を維持する一方で、異なる出力電流を提供する多出力ミラーを形成することが可能とな 20る。

【0052】この発明はより特定的には、チャージポンプ回路に応用される集積カレントミラー、または電流制御型発振器回路に関する。このような回路においては、カレントミラーの電気的な特徴が重要である。

【0053】この発明はまた、図6に類似する配置を用いることにより、異なる値を有する出力を備えたカレントミラーを製造することを可能にする。いくつかのトランジスタのエミッタおよびコレクタ表面領域のみが変更される。

【0054】この発明のそのような変形は、図6と関連 づけて以下に開示される。マルチコレクタトランジスタ T7は、コレクタ電流Ic5またはIc6に加えられね ばならないベース電流の比を決定する、異なる表面領域 を備えたコレクタを有する。これらの比はトランジスタ T1、T2、T3およびT4、T5、T6のエミッタ表 面領域間に存在する比に対応する。この例において、ト ランジスタT1およびT4は、単位エミッタ表面領域を 有すると仮定される。トランジスタT2およびT5は、 トランジスタT1およびT4のエミッタ表面領域に対 40 し、比mを有するエミッタ表面領域を有する。トランジ スタT3およびT6は、トランジスタT1およびT4に 対して比れを示すエミッタ表面領域を有する。ペース電 流 I b 1、 I b 4 は値 I bを有すると仮定すれば、ペー ス電流Ib2、Ib5は値mIbを有し、ペース電流I b3、Ib6は値nIbを有するであろう。トランジス タT7は、1に等しい第1のコレクタ表面領域、第2の コレクタ表面領域m、および第3のコレクタ表面領域n を有する。

【0055】したがって、所与の入力電流 Iinに対 50

12

し、トランジスタT4のコレクタ電流Ic4は、IinーIbに等しい。エミッタ電流Ie4=Iinであり、Ie2=m(Iin+Ib)、およびIe3=n(Iin+Ib)である。Ic2およびIc3はそれぞれ、mIinおよびnIinに等しい。同様に、Ic5=m(Iin-Ib)、Ic6=n(Iin-Ib)である。トランジスタT7のコレクタの表面領域間の比は、ミラートランジスタT1、T2およびT3のエミッタ表面領域の比に対応するように選択される。そのため、トランジスタT7はそのコレクタにおいてそれぞれの電流Ib、mIb、nIbを与える。したがって、Io1=mIinであり、Io2=nIinである。

【0056】上記のように、電流発生器3は、トランジスタT10のコレクタを通し、ベース電流Ib5とIb6との総和よりも高い電流を吸収する。すなわち、電流発生器3の電流利得は、m+nよりも大きくなるはずである。この利得は、トランジスタT9およびT10のエミッタ表面間の比により決定される。

20 【0057】この場合に得られるミラー比は、第1の出力に対しmであり、第2の出力に対しnであり、出力Io2およびIo1間の整合比は、n/mである。

【0058】この発明は、様々な態様で実現可能であることが当業者には明らかになるであろう。特に、開示された構成部品の各々は、同じ機能を有する1つまたは複数の要素により代替することができる。たとえば、2つのNPNトランジスタを含むものとして開示された電流発生器3は、たとえばレジスタおよびトランジスタを関連づけるといったその他の手段により、製造できる。

0 【0059】このようにしてこの発明の少なくとも1つの例示的な実施例が述べられてきたが、当業者には様々な代替形、変形、および改良が容易に考案されるであろう。そのような代替形、変形および改良は、この発明の精神および範囲内であることが意図される。したがって、上記の説明は例示のためのみであり、制限を意図するものではない。この発明は、前掲の特許請求の範囲において、規定されたものおよびその等価物によりのみ制限を受ける。

【図面の簡単な説明】

「図1】当該技術の状態および解決されるべき問題を示す図である。

【図2】当該技術の状態および解決されるべき問題を示す図である。

【図3】当該技術の状態および解決されるべき問題を示す図である。

【図4】当該技術の状態および解決されるべき問題を示す図である。

【図5】当該技術の状態および解決されるべき問題を示す図である。

【図6】この発明に従う多出力カレントミラーの実施例

13


を示す図である。

【図7】様々なカレントミラーの性能を比較する表を示す図である。


【符号の説明】

3 電流発生器

[図1]




【図3】




【図2】

14




【図4】



【図7】

	Fig 1	Fig 2	Fig 3	Fig 4	Fig 5	Fig 6
Io1/lin	1-3/β	1-6/β	1	1-1.5/β	1	1
Io2/lin	1-3/β	1-6/β	1-3/β	1-1.5/β	1	1
Io2/Io1	ı	1	1-3/β	1	1	1
高出かたとうシス	無	有	有	有	有	有
1ランリスタの数	3	6	6	7	12	10
19/1m17 17=3294 我次第二个	122	化	红义	仁ス	/-	1-
Lin o 対 移原化					TA	fil



フロントページの続き

(72)発明者 マリオ・サンティ シンガポール共和国、シンガポール 1025、タマン・ナコーダ・ビラ・デル・ロ ーズ、36・エイ